(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平9-107048

(43)公開日 平成9年(1997)4月22日


(51) Int.Cl.6	裁別記号 庁	内整理番号	FΙ		技術表示箇所			
H01L 23/12			H01L 2	3/12	J	L		
21/60	301		21/60		301N			
// HO1L 21/321	·		21/92		602P			
, 200 2 2 25,222			6 0 4 T					
		,	審查請求	未請求	請求項の数47	OL (全 23 頁)	
(21)出顧番号	特顧平8 -36295		(71) 出願人	000006013 三菱電機株式会社				
(22)出顧日	平成8年(1996)2月23日			東京都	千代田区丸の内	二丁目2番	63号	
			(72)発明者	有本 7	印民			
(31) 優先権主張番号 特願平7-73781				東京都千代田区丸の内二丁目2番3号 三				
(32)優先日	平7 (1995) 3 月30日				株式会社内			
(33)優先権主張国	日本(JP)		(74)代理人	弁理士	深見 久郎	(外3名)	!	
(31)優先権主張番号	特膜平7-202302							
(32) 優先日	平7 (1995) 8月8日							
(33)優先權主張国	日本(JP)		1					
							•	
			1					

(54)【発明の名称】 半導体パッケージ

(57)【要約】

【課題】 半導体装置としての信頼性の低下を防止した 半導体パッケージ、およびCSPの特徴を有効に利用し た半導体パッケージを提供する。

【解決手段】 半導体チップ1に形成されたパッド2 と、ボードとの接続のために半導体チップ1の主面上に 形成されたパンプ電極4と、パッド2とパンプ電極4と の間を接続する接続配線3とからなる外部接続用配線体 が2列に平行に複数段形成されている。バンプ電極4 は、センスアンブ領域SRの上部以外に設けられてい る。



SR:センスアンプ領域 MR:メモリセル領域

【特許請求の範囲】

【請求項1】 半導体集積回路を有する半導体チップの主面上に外部の端子との接続のために形成されたパンプ電極と、前記半導体集積回路との接続のために前記半導体チップに形成されたパッドと、写真製版法で前記半導体チップの主面上に形成され、前記パッドと前記パンプ電極との間を電気的に接続する接続配線とで構成された外部接続用配線体を複数備える半導体パッケージにおいて、

前記半導体集積回路が、機械的ストレスを含む外的要因 10 により回路特性の変化を生じやすい脆弱回路を有する場合に、

前記パンプ電極は、前記脆弱回路が設けられた領域の上部以外に形成されているととを特徴とする、半導体パッケージ

【請求項2】 前記脆弱回路は、トランジスタ対で構成され、ビット線対間の像小電位差を検出して増幅するセンスアンプ回路である、請求項1 に記載の半導体パッケージ。

【請求項3】 前記脆弱回路は、微小電流で動作するア 20 ジ。 ナログ回路である、請求項1 に記載の半導体バッケー 【請 ジ. 第2

【請求項4】 半導体集積回路を有する半導体チップの主面上に外部の端子との接続のために形成されたバンブ電極と、前記半導体集積回路との接続のために前記半導体チップに形成されたバッドと、写真製版法で前記半導体チップの主面上に形成され、前記バッドと前記バンブ電極との間を電気的に接続する接続配線とで構成された外部接続用配線体を複数備える半導体バッケージにおいて、

前記半導体チップの主面上には、前記半導体集積回路に 電力を供給するために設けられた1以上の電源バッド と、

前記電源パッドに接続され、前記複数の外部接続用配線 体の少なくとも一部を個々に取囲むように設けられた電 源配線とを備えることを特徴とする、半導体パッケー ジ。

【請求項5】 前記複数の外部接続用配線体の少なくとも一部を個々に取囲む前記電源配線は、相互に接続してメッシュ状をなし、

前記メッシュ状の電源配線に対して電源インピーダンス が小さくなるように、前記電源パッドが複数配置され た、請求項4に記載の半導体パッケージ。

【請求項6】 前記パンプ電極の真下であって、前記接 続配線と前記半導体チップの主面との間に、前記パンプ 電極を介して前記半導体チップに加わる機械的ストレス を緩和するストレス緩和材を備える、請求項1または請 求項4に記載の半導体パッケージ。

【請求項7】 半導体集積回路を有する半導体チップの 主面上に外部との接続のために形成されたバンブ電極 と、前記半導体集積回路との接続のために前記半導体チップに形成されたパッドと、写真製版法で前記半導体チップの主面上に形成され、前記パッドと前記パンプ電極との間を電気的に接続する接続配線とで構成された外部接続用配線体を複数備える半導体パッケージにおいて、前記半導体集積回路は、前記パッドに直接接続される入力/出力パッファ回路を有し、

前記パッドを介在して前記入力/出力パッファ回路に電 気的に接続される前記パンプ電極は、前記入力/出力パッファ回路の近傍上に設けられている、半導体パッケージ。

【請求項8】 前記半導体集積回路は、複数のメモリマットと、複数の前記メモリマットを分割しかつ前記メモリマットの各々を独立して制御するためのマスター周辺回路とを有し、

前記メモリマットは、メモリ素子を有する複数のメモリ 領域と、複数のメモリ領域を分割しかつ各メモリ領域内 のメモリ素子を独立して制御するためのローカル周辺回 路とを有している、請求項7に記載の半導体パッケー

【請求項9】 前記半導体チップの主面上に形成された 第2の接続配線をさらに備え、

前記マスター周辺回路と前記ローカル周辺回路とは、前 記第2の接続配線によって電気的に接続されている、請 求項8に記載の半導体パッケージ。

【請求項10】 前記マスター周辺回路を通じて複数の前記メモリマットの各々に伝達される信号を入力するための前記パンプ電極は、前記マスター周辺回路が設けられた領域上に形成されており、

30 複数の前記メモリマットの各々は、前記バンブ電極の位置に対して対称となるように配置されており、

前記バンブ電極から複数の前記メモリマットに接続される配線の各々は、前記バンブ電極の位置に対して対称となるように配置されている、請求項8に記載の半導体バッケージ。

【請求項11】 前記バンプ電極から複数の前記メモリマットの各々に入力される信号の伝達距離は略同一である、請求項8に記載の半導体バッケージ。

【請求項12】 前記メモリ素子からの出力信号を外部 40 へ出力するための出力用の前記パンプ電極は前記出力バッファ回路に電気的に接続されており、

出力用の前記パッドに電気的に接続された出力用の前記パッドに電気的に接続された出力用の前記パンプ電極は、前記出力パッファ回路を有する前記ローカル周辺回路が設けられた領域上に配置されている、請求項8に記載の半導体パッケージ。

【請求項13】 前記接続配線は、前記半導体チップの 主面上の異なる高さ位置に延在し、かつ互いに電気的に 絶縁された第1 および第2 の接続配線を有している、請 求項7 に記載の半導体バッケージ。

50 【請求項14】 前記接続配線は、前記半導体チップの

3

主面上の同一の高さ位置に延在する第1 および第2の接続配線を有し、

前記第1 および第2の接続配線の交差部において、前記第1 および第2の接続配線の一方が前記半導体チップ内 に形成された導電層と電気的に接続されることで、前記 第1 および第2の接続配線の電気的な絶縁状態が保持される、請求項7 に記載の半導体バッケージ。

【請求項15】 前記出力バッファ回路に電源を供給するための電源用の前記バンブ電極は、前記出力バッファ回路を有する前記ローカル周辺回路が設けられた領域上 10 に配置されている、請求項8に記載の半導体バッケージ

【請求項16】 前記メモリ領域内の複数の前記メモリ素子の各々に電気的に接続され、複数の前記メモリ素子のデータを入力するためのデータバスに電気的に接続される出力用の前記バンブ電極は、前記メモリ領域の近傍上に配置されている、請求項8に記載の半導体バッケージ。

【請求項17】 前記マスター周辺回路は、複数の前記メモリマットのうちいずれか1つを選択して動作可能な 20 状態にするとともに、非選択の前記メモリマット内の前記ローカル周辺回路への電源供給を断つためのマットセレクト回路を有している、請求項8に記載の半導体バッケージ。

【請求項18】 前記マスター周辺回路は、選択すべき前記メモリマットの個数を選択して、その選択された個数の前記メモリマットを動作可能な状態にするとともに、非選択の前記メモリマット内の前記ローカル周辺回路への電源供給を断つためのマットセレクト回路を有している、請求項8に記載の半導体バッケージ。

【請求項19】 電源電圧を前記半導体集積回路内の素子に供給するための電源用導電層が前記半導体チップ内に形成されており、

前記パンプ電極から電源電圧を与えられる前記接続配線 は、前記電源用導電層の延びる方向と交差する方向に延 びており、かつ前記電源用導電層と電気的に接続されて いる、請求項7 に記載の半導体パッケージ。

【請求項20】 前記素子は、トランジスタ対で構成され、ビット線対間の微小電位差を検出して増幅するセンスアンブ回路であり、

前記接続配線と前記電源用導電層とは平面的にメッシュ 状となるように配置されている、請求項19に記載の半 導体パッケージ。

【請求項21】 前記半導体チップは、テストモード時 にプロバーの探針を接触させるためのテスト用バッドを 有し

前記テスト用バッドは、前記半導体チップの主面であって前記半導体集積回路が設けられた領域の上部以外に形成されている、請求項8 に記載の半導体バッケージ。

【請求項22】 テストモード時において外部からのテ 50 請求項29に記載の半導体バッケージ。

スト信号により、活性化される発振器と、前記発振器に よって制御信号を発生させる制御信号発生器とをさらに 備え、

前記制御信号発生器から出力される信号がマスター周辺 回路に入力されるように前記信号発生器が前記マスター 周辺回路に接続されている、請求項8に記載の半導体パッケージ。

【請求項23】 テストモード時において複数の前記メモリマットの各々から得られたテストデータの良・不良を順次記憶し、その記憶された前記テストデータの良・不良を順次出力するシフトレジスタをさらに備える、請求項8に記載の半導体バッケージ。

【請求項24】 前記シフトレジスタから出力される前記テストデータの良・不良を示す信号は、前記半導体チップに設けられたテスト用パッドから出力される、請求項23に記載の半導体パッケージ。

【請求項25】 前記テスト用バッドと前記バッドとは、異なる配線経路で前記ローカル周辺回路に電気的に接続されており、

前記テスト用パッドと前記ローカル周辺回路との間の第 1の配線は接続と非接続との切換えが可能であり、かつ 前記パッドと前記ローカル周辺回路との間の第2の配線 も接続と非接続との切換えが可能であり、

テストモード時には前記第1の配線は接続状態であり、 かつ前記第2の配線は非接続状態であり、

通常の動作時には、前記第1の配線は非接続状態であり、かつ前記第2の配線は接続状態である、請求項21 に記載の半導体パッケージ。

【請求項26】 テストモード時において複数の前記メ 30 モリマットの各々から得られたテストデータの良・不良 から前記メモリ素子の不良アドレスを判別し、記録する 手段をさらに備え、

前記手段から前記不良アドレスの信号が順次出力される、請求項8に記載の半導体バッケージ。

【請求項27】 不良アドレスを選別し記録する前記手段から出力される前記不良アドレスの信号は、前記半導体チップに設けられたテスト用バッドから出力される、請求項26に記載の半導体パッケージ。

【請求項28】 所定の電位が与えられる前記接続配線 40 を取囲むように前記半導体チップの主面上に設けられた 電源配線をさらに備え、

前記電源配線は、電流が流れないように構成されている。 請求項7に記載の半導体バッケージ。

【請求項29】 複数の前記パンプ電極は、互いに分離されて前記半導体パッケージの表面全面に露出するように配置されている、請求項7に記載の半導体パッケージ。

【請求項30】 複数の前記パンプ電極には、前記パッドと電気的に接続されていないパンプ電極が含まれる、 映式項20に招替の光谱体パッケッジ 【請求項31】 前記バンブ電極は、各々分離されて前記バッケージの裏面に露出するように配置されている、請求項29に記載の半導体パッケージ。

【請求項32】 テストモード時において前記メモリマットから所定数のメモリ素子を選択し、前記所定数のメモリ素子のロジックの一致/不一致を判別し、その判別 結果を出力するコンパレータが、複数の前記メモリマットのうちのいずれか1つにのみ接続されている、請求項11に記載の半導体バッケージ。

【請求項33】 半導体集積回路を有する半導体チップ 10 る、半導体バッケージ。 を備えた半導体バッケージであって、 【請求項37】 前記括

前記半導体集積回路は、複数のメモリマットと、複数の 前記メモリマットを分割してかつ各メモリマットを独立 して制御するためのマスター周辺回路とを有し、

前記メモリマットは複数のメモリ素子を有し、

テストモード時において複数の前記メモリマットの各々から得られたテストデータの良・不良から前記メモリ素子の不良アドレスを判別し記録する手段をさらに備え、前記手段から前記不良アドレスの信号が順次出力される、半導体バッケージ。

【請求項34】 半導体集積回路を有する半導体チップの主面上に外部との接続のために形成されたバンプ電極と、前記半導体集積回路との接続のために前記半導体チップに形成されたパッドと、写真製版法で前記半導体チップの主面上に形成され、前記パッドと前記バンプ電極との間を電気的に接続する接続配線とで構成された外部接続用配線体を複数備える半導体パッケージにおいて、所定の電位が与えられる前記接続配線を取囲むように前記半導体チップの主面上に設けられた電源配線を備え、前記電源配線は、電流が流れないように構成されている、半導体パッケージ。

【請求項35】 半導体集積回路を有する半導体チップの主面にパッドを備えた半導体パッケージであって、前記半導体集積回路は、複数のメモリマットと、複数の前記メモリマットを分割しかつ前記メモリマットの各々を独立して制御するためのマスター周辺回路とを有し、前記メモリマットは複数のメモリ素子を有し、

複数の前記メモリマットの各々は、前記パッドから複数 の前記メモリマットの各々に入力される信号の伝達距離 が略同一となるように配置されており、

テストモード時において前記メモリマットから所定数のメモリ素子を選択し、前記所定数のメモリ素子のロジックの一致/不一致を判別し、その判別結果を出力するコンパレータが、複数の前記メモリマットのうちのいずれか1つにのみ接続されている、半導体バッケージ。

【請求項36】 半導体集積回路を有する半導体チップ を転の主面上に外部の端子との接続のために形成されたバン ットブ電極と、前記半導体集積回路との接続のために前記半 され 導体チップに形成されたパッドと、前記パッドと前記パ 形成 ンブ電極との間を電気的に接続する接続配線とで構成さ 50 ジ。

れた外部接続用配線体を複数備える半導体パッケージに おいて、

6

前記半導体集積回路は、複数のメモリマットと、複数の 前記メモリマットを分割してかつ前記メモリマットの各 々を独立して制御するためのマスター周辺回路とを有 し

前記メモリマットは、複数のメモリアレイと、複数の前 記メモリアレイを分割しかつ前記メモリアレイの各々を 独立して制御するためのローカル周辺回路とを有してい ス 半連体バッケージ

【請求項37】 前記接続配線は、写真製版で前記半導体チップの主面上に形成されている、請求項36に記載の半導体パッケージ。

【請求項38】 前記半導体チップの前記バッドが形成 された面の裏面側で前記半導体チップを固着する基板を さらに備え、

前記基板の前記半導体チップが固着された面の裏面側に前記パンプ電極が配置されており、

前記バンブ電極と前記バッドとは、前記基板に設けられ 20 た孔を通じて電気的に接続されている、請求項36に記 載の半導体バッケージ。

【請求項39】 複数の前記メモリマットと前記マスター周辺回路とが配置された領域の外周領域であって前記 半導体チップの主表面には、複数個の前記パッドが配置 されており、

前記マスター周辺回路に電気的に接続される前記パッドは、前記外周領域内であって前記マスター周辺回路からの距離が路最短となる位置に配置されている、請求項38に記載の半導体パッケージ。

30 【請求項40】 複数の前記メモリマットの各々と複数 の前記バッドの各々とは前記マスター周辺回路の位置に 対して対称となるように配置されている、請求項38に 記載の半導体バッケージ。

【請求項41】 前記マスター周辺回路に電気的に接続される複数の前記パッドの各々から前記マスター周辺回路に入出力される信号の伝達距離は略同一であり、

複数の前記マスター周辺回路の各々から前記ローカル周辺回路に入出力される信号の伝達距離は略同一である、 請求項38に記載の半導体パッケージ。

40 【請求項42】 複数の前記メモリマットのうち特定の メモリマットの前記ローカル周辺回路に電気的に接続さ れる複数の前記パッドは、前記外周領域内であって、前 記特定のメモリマットの外形に沿って配置されている、 請求項39に記載の半導体バッケージ。

【請求項43】 前記ローカル周辺回路と前記バッドとを結線する配線層および前記マスター周辺回路と前記バッドとを結線する配線層が、前記半導体チップ内に形成されるすべての配線層の中で半導体基板から最も上層に形成されている、請求項38に記載の半導体バッケー

【請求項44】 前記マスター周辺回路は、複数の前記 メモリマットのうちいずれか1つを選択して動作可能な 状態にするとともに、非選択の前記メモリマット内の前 記ローカル周辺回路への電源供給を断つためのマットセ レクト回路を有している、請求項38に記載の半導体パ ッケージ。

【請求項45】 前記マスター周辺回路は、選択すべき 前記メモリマットの個数を選択して、その選択された個 数の前記メモリマットを動作可能な状態にするととも 辺回路への電源供給を断つためのマットセレクト回路を 有している、請求項38に記載の半導体パッケージ。 【請求項46】 複数の前記バンブ電極には、前記バッ ドと電気的に接続されていないパンプ電極が含まれる、 請求項38に記載の半導体パッケージ。

【請求項47】 テストモード時において前記メモリマ ットから所定数のメモリ素子を選択し、前記所定数のメ モリ素子のロジックの一致/不一致を判別し、その判別 結果を出力するコンパレータが、複数の前記メモリマッ トのうちのいずれか1つにのみ接続されている、請求項 20 38に記載の半導体バッケージ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、チップ占有率が高 く実装密度を飛躍的に向上できるCSP (Chip Scale P ackage) 構造およびBGA (Ball Grid Array) 構造の 半導体パッケージに関し、特に半導体装置としての信頼 性の低下を防止したCSP構造およびBGA構造の半導 体パッケージに関する。

[0002]

【従来の技術】近年、チップ占有率が高く(90%以 上)、実装密度を飛躍的に向上できる半導体パッケージ として、CSP構造の半導体パッケージが開発され、た とえばISSCC (International Solid-State Circui ts Conference) 94等で発表されている。

【0003】CSP構造の半導体パッケージ(以下、C SPと呼称)は、図30に示すように半導体チップ1 と、接続配線3と、パンプ電極4と、モールド樹脂5と を有している。半導体チップ1は、半導体集積回路と、 その半導体集積回路に電気的に接続されたボンディング 40 る。 パッド(以下パッドと省略)2とを有している。このパ ッド2は、写真製版で形成された接続配線3を介してバ ンブ電極4に接続されている。モールド樹脂5はパンプ 電極4の頭部以外を覆っている。このCSP構造の半導 体パッケージは、パンプ電極4を溶融することで所定の ボードに実装される。

【0004】CSPでは半導体チップ1の上に接続配線 3およびパンプ電極4が形成されるので、従来のパッケ ージのようなリードビンおよび、リードピンと半導体チ ップのパッドとを接続するワイヤなどが不要となる。し 50 【0012】それゆえ、本発明の一の目的は、下層に形

たがって、リードビンおよびワイヤを覆うのに必要であ った厚いモールドが不要となり、モールドの厚みを飛躍 的に薄くすることができる。極論すれば、CSPは半導 体チップとほぼ同寸法のバッケージを得ることができ る。

【0005】また、写真製版で接続配線3を形成するの で、接続配線3の長さ、経路形状を自在に設定でき、バ ンプ電極4およびバッド2を任意の位置に形成した場合 にも、バンプ電極4とバッド2間の接続を問題なく行う に、非選択の前記メモリマットのうちの前記ローカル周 10 ことができる。また、パンブ電極4とパッド2との間の 長さが短くなるように接続配線3を形成することで、ワ イヤインダクタンスや入力容量を改善して電気特性を向 上するととができる。

> 【0006】図31に、パッド2を任意の位置に配置し て接続配線3を施した場合のCSPを示す。図31に示 すように、パッド2は任意の位置に形成され、写真製版 によって縦横に形成された接続配線3によってバンブ電 極4と接続されている。

[0007]

なかった。

【発明が解決しようとする課題】図31に示すように、 CSPでは、バッド2、接続配線3およびバンブ電極4 を半導体チップ1上の任意の位置に形成することができ る。しかし、バンブ電極4の形成時およびCSPをボー ドに実装する際には、バンプ電極4の下層に形成された 半導体素子にストレスが加わる。とのため、パンプ電極 4の形成時およびCSPのボード実装時にはできるだけ ストレスを加えないように注意を払う必要があった。 【0008】また、CSPはパッド2などを半導体チッ ブ1上の任意の位置に形成できるという特徴を有してい 30 るにもかかわらず、図30および図31に示すように、 この特徴は、バッド2とバンブ電極4との間を接続配線 3 によって実際に接続する程度に利用されているにすぎ

[0009] #7cDRAM (Dynamic Random Access Me mory) などの半導体メモリでは、大容量化が進むにつれ て、チップ面積が増大していくが、性能の方は高速化、 低消費電力化がますます要求されている。しかしなが ら、チップ面積増大により、チップ上の配線経路が長く なり、信号伝達の遅延が大きくなり、高速化が妨げられ

【0010】また多ピット構成への要求に対応して、た とえば従来のデータの入出力ビン数についても、×1/ ×4/×8構成より×16/×32/×64構成が要求 されている。この多ピット化は出力バッファの数やボン ディングパッド数を増やし、チップ面積の増大を生じさ せ、さらに電源ノイズなども増大させる。

【0011】またメモリとロジックとを混載したシステ ムチップへの流れも考えられており、それに対応するた めの実装技術も要求されている。

成された半導体素子にストレスが加わることを考慮して パンプ電極を配置し、半導体装置としての信頼性の低下 を防止した半導体パッケージを提供することである。 【0013】また本発明の他の目的は、CSPの特徴を 有効に利用した半導体パッケージを提供することであ 2

9

【0014】また本発明のさらに他の目的は、大容量の 半導体メモリにおいても、高速動作を維持可能な半導体 パッケージを提供することである。

【0015】また本発明のさらに他の目的は、多ピット 10 化しても、チップ面積の増大を抑制でき、かつ電源ノイズの増大も抑制可能な半導体パッケージを提供することである。

[0016]

【課題を解決するための手段】本発明の半導体パッケージは、半導体集積回路を有する半導体チップの主面上に外部との接続のために形成されたパンプ電極と、半導体集積回路との接続のために半導体チップに形成されたパッドと、写真製版法で半導体チップの主面上に形成され、パッドとパンプ電極との間を電気的に接続する接続配線とで構成された外部接続用配線体を複数備える半導体パッケージであることを前提として以下の特徴を有している。

【0017】本発明の一の局面に従う半導体パッケージでは、半導体集積回路が、機械的ストレスを含む外的要因により回路特性の変化を生じやすい脆弱回路を有する場合に、パンプ電極は、脆弱回路が設けられた領域の上部以外に形成されている。

【0018】本発明の一の局面に従う半導体バッケージでは、バンブ電極は、脆弱回路が設けられた領域の上部 30以外に形成されているため、機械的にストレスがバンブ電極を介して脆弱回路に加わることが防止される。

【0019】上記局面において好ましくは、脆弱回路が、トランジスタ対で構成され、ビット線対間の微小電位差を検出して増幅するセンスアンプ回路である。

【0020】脆弱回路がトランジスタ回路である為、パンプ電極を介して加わる機械的ストレスによりトランジスタ対の動作特性がアンパランスになることが防止され、センスアンブ回路のセンス動作が低下することが防止される。

【0021】上記局面において好ましくは、脆弱回路が、後小電流で動作するアナログ回路である。

【0022】脆弱回路がアナログ回路であるため、バン ブ電極を介して加わる機械的ストレスによりアナログ回 路の動作が阻害されることが防止される。

【0023】本発明の他の局面に従う半導体バッケージは、1以上の電源バッドと、電源配線とを備えている。 1以上の電源バッドは、半導体チップの主面上に、半導体集積回路に電力を供給するために設けられている。電源配線は、電源バッドに接続され、複数の外部接続用配 線体の少なくとも一部を個々に取囲むように設けられて いる。

【0024】本発明の他の局面に従う半導体バッケージでは、複数の外部接続用配線体の少なくとも一部を個々に取囲むように電源配線が設けられているため、電源配線によって取囲まれた外部接続用配線体は電気的にシールドされ、他の外部接続用配線体からの電気的影響、および他の外部接続用配線体への電気的影響を防止することができる。

【0025】上記局面において好ましくは、複数の外部接続用配線体の少なくとも一部を個々に取囲む電源配線は、相互に接続してメッシュ状をなしている。このメッシュ状の電源配線に対して電源インビーダンスが小さくなるように電源パッドが複数配置されている。

【0026】電源インピーダンスが小さくなるように、 メッシュ状の電源配線に複数の電源パッドが配置されて いるため、電源の負荷を低減することができる。

集積回路との接続のために半導体チップに形成されたパ [0027]上記局面において好ましくは、バンプ電極ッドと、写真製版法で半導体チップの主面上に形成さ の真下であって、接続配線と半導体チップの主面との間れ、パッドとバンプ電極との間を電気的に接続する接続 20 に、バンプ電極を介して半導体チップに加わる機械的ス配線とで構成された外部接続用配線体を複数備える半導 トレスを緩和するストレス緩和材が備えられている。

【0028】バンプ電極の真下の接続配線と半導体チップの主面との間に、バンブ電極を介して半導体チップに加わる機械的ストレスを緩和するストレス緩和材が備えられているため、半導体集積回路に機械的にストレスが加わるととが防止される。

【0029】本発明のさらに他の局面に従う半導体バッケージでは、半導体集積回路はバッドに直接接続される入力/出力バッファ回路を有している。バッドを介在して入力/出力バッファ回路に電気的に接続されるバンブ電極は、入力/出力バッファ回路の近傍上に設けられている。

【0030】本発明のさらに他の局面に従う半導体バッケージでは、バンブ電極が、入力/出力バッファ回路の近傍上に設けられているため、バンブ電極から入力/出力バッファ回路までの配線経路を短くできる。よって、バンブ電極と入力/出力バッファ回路との間の信号伝達の遅延を防止できる。したがって、半導体メモリなどが大容量化されても高速動作を維持することができる。まれ、配線経路を短くできるため、アドレスセットアップやホールドマージンを改良することができる。

【0031】上記局面において好ましくは、半導体集積 回路は、複数のメモリマットと、複数のメモリマットを 分割しかつメモリマットを独立して制御するためのマス ター周辺回路とを有している。メモリマットは、メモリ 素子を有する複数のメモリ領域と、複数のメモリ領域を 分割しかつ各メモリ領域のメモリ素子を独立して制御す るためのローカル周辺回路とを有している。

体集積回路に電力を供給するために設けられている。電 【0032】半導体集積回路は、いわゆる階層メモリ構 源配線は、電源パッドに接続され、複数の外部接続用配 50 成を有している。このため、大容量化されても高速動作 を維持可能な階層メモリ構成を有する半導体メモリを得るととができる。

【0033】上記局面において好ましくは、半導体チップの主面上に形成された第2の接続配線がさらに備えられている。マスター周辺回路とローカル周辺回路とは、この第2の接続配線によって電気的に接続されている。

【0034】第2の接続配線は、半導体チップの主面上 に形成される。この半導体チップの主面上には素子や回 路などは形成されていないため、第2の接続配線の線幅 を大きく確保することができる。また第2の接続配線の 10 材料に対する制約も少ないため、配線に適した材料を選 択することができる。よって、第2の接続配線のインビ ーダンスは小さくでき、それゆえ時定数を低減できると ともに信号の伝達の遅延を防止することができる。

【0035】上記局面において好ましくは、マスター周 辺回路を通じて複数のメモリマットの各々に伝達される 信号を入力するためのバンブ電極は、マスター周辺回路 が設けられた領域上に形成されている。複数のメモリマットの各々は、バンブ電極の位置に対して対称となるように配置されている。バンブ電極の位置に対して対称となるように配置されている。バンブ電極の位置に対して対称 となるように配置されている。

【0036】バンブ電極に対して、複数のメモリマット 出力バッファ巨の各々が対称に配置されているため、バンブ電極から複数のメモリマットの各々に接続される各配線も、バンブ 電極に対して対称となるように配置できる。また入力信 電源用のバンラ は、各メモリマットを制御するためのマスター周辺回 路にまず入力される。このため、バンブ電極から複数の スモリマットの各々に入力される信号の伝達距離が略同 イズの小さいダーとなる。したがって、各メモリマットに入力される信 30 ことができる。 号の位相ずれ、いわゆるスキューを非常に小さくするこ 【0047】」とができる。 内の複数のメモ

【0037】上記局面において好ましくは、バンブ電極から複数のメモリマットの各々に入力される信号の伝達 距離が略同一である。

【0038】バンブ電極から複数のメモリマットの各々 に入力される信号の伝達距離が略同一であるため、各メ モリマットに対してのスキューを非常に小さくすること ができる。

【0039】上記局面において好ましくは、メモリ素子 40 からの出力信号を外部へ出力するための出力用のパンプ電極は、ローカル周辺回路領域内に設けられた出力バッファ回路に電気的に接続されている。この出力用のパンプ電極は、ローカル周辺回路が設けられた領域上に配置されている。

【0040】出力用のバンブ電極はローカル周辺回路領域上に配置され出力バッファ回路の近傍上に配置できる。よって、出力バッファ回路からバンブ電極への出力信号の遅延を防止することが出来る。

【0041】上記局面において好ましくは、接続配線

は、半導体チップの主面上の異なる高さ位置に延在し、かつ互いに電気的に絶縁された第1 および第2 の接続配線を有している。

【0042】互いに異なる高さ位置に延在するように第 1 および第2の接続配線が設けられているため、互いに 同じ高さ位置に形成された場合と比較して接続配線の配 置の自由度が高くなる。したがって、第1 および第2の 接続配線を電気的に絶縁した状態を維持したまま、各種 の配線構造に対応することは容易である。

【0043】上記局面において好ましくは、接続配線は、半導体チップの主面上の同一の高さ位置に延在する第1および第2の接続配線を有している。第1および第2の接続配線の交差部において、第1および第2の接続配線の一方が半導体チップ内に形成された導電層と電気的に接続されることで第1および第2の接続配線の電気的な絶縁状態が保持される。

【0044】半導体チップ内の導電層を用いることで、 互いに同一の高さ位置に延在する第1 および第2の接続 配線を絶縁状態を保持できるため、各種の配線構造に対 応することは容易である。

【0045】上記局面において好ましくは、出力バッファ回路に電源を供給するための電源用のバンプ電極は、出力バッファ回路を有するローカル周辺回路が設けられた領域上に配置されている。

【0046】出力バッファ回路に電源を供給するための電源用のバンプ電極が出力バッファ回路領域上に形成されているため、短い配線経路でバンブ電極から出力バッファ回路へ電源を供給することができる。よって電源ノイズの小さい安定した低インビーダンス電源を実現することができる。

【0047】上記局面において好ましくは、メモリ領域内の複数のメモリ素子の各々に電気的に接続され、複数のメモリ素子のデータを入出力するためのデータバスに電気的に接続される出力用のバンブ電極は、メモリ領域の近傍上に配置されている。

【0048】データバスに電気的に接続されるバンブ電極をメモリ領域の近傍上に配置できるため、データバスを短くすることができる。したがって、多ピット化によりアクセスが劣化することはない。

[0049]上記局面において好ましくは、マスター周辺回路は、複数のメモリマットのうち何れか1つを選択して動作可能な状態にするとともに、非選択のメモリマット内のローカル周辺回路への電源供給を断つためのマットセレクト回路を有している。

【0050】マットセレクト回路により特定のマットを選択して、そのマットのみ動作させることができる。また非選択のマットについてはローカル周辺回路への電源供給がマットセレクト回路により断たれるため、非選択のマットに所定の電圧を印加してスタンバイ状態にする50場合に比べて、消費電力を低減することができる。

【0051】上記局面において好ましくは、マスター周辺回路は、選択すべきメモリマットの個数を選択して、その選択された個数のメモリマットを動作可能な状態にするとともに、非選択のメモリマット内のローカル周辺回路への電源供給を断つためのマットセレクト回路を有している。

. 13

【0052】マットセレクト回路により、選択すべきメモリマットの個数を選べるため、この選んだメモリマットの個数によりビット数を変えることができる。よって、ビットサイズが可変なモジュールのように取り扱うことができる。また非選択のメモリマットについては、ローカル周辺回路への電源供給がマットセレクト回路により断たれるため、上述と同様、消費電力を低減することができる。

【0053】上記局面において好ましくは、電源電圧を 半導体集積回路内の素子に供給するための電源用導電層 が半導体チップ内に形成されている。バンブ電極から電 源電圧を与えられる接続配線は、電源用導電層の延びる 方向と交差する方向に延びており、かつ電源用導電層と 電気的に接続されている。

【0054】接続配線を電源用導電層に電気的に接続することにより、電源用導電層の電位を強化することができる。

【0055】上記局面において好ましくは、素子は、トランジスタ対で構成され、ビット線対間の微小電位差を検出して増幅するセンスアンブ回路であり、接続配線と電源用導電層とは平面的にメッシュ状となるように配置されている。

【0056】センスアンプ回路に接続される電源用導電 層の電位が強化されるため、センスアンプ回路の安定し 30 た動作を得ることができる。

【0057】上記局面において好ましくは、半導体チップは、テストモード時にプローバの探針を接触させるためのテスト用パッドを有している。テスト用パッドは、半導体チップの主面であって、半導体集積回路が設けられた領域の上部以外に形成されている。

【0058】テスト用パッドを有しているため、との半 導体チップはブローパによるウェハテストを行うことが できる。

【0059】上記局面において好ましくは、テストモード時において、外部からのテスト信号により活性化される発振器と、発振器によって各制御信号を発生させる制御信号発生器とがさらに備えられている。制御信号発生器から出力される信号がマスター周辺回路に入力されるように制御信号発生器がマスター周辺回路に接続されている。

【0060】外部からのテスト信号により半導体チップ によって接続配線が取り内でRAS、CASなどの各アドレス信号等の制御信号 電気的にシールドされ、やテストパターンなどを発生することができるため、C 気的影響および他の外部れらの信号を半導体チップの外部から入力する場合に比 50 防止することができる。

べて、半導体チップのテスト用パッド数を減らすことが できる。

【0061】上記局面において好ましくは、テストモード時において、複数のメモリマットの各々から得られたテストデータの良・不良を順次記憶し、その記憶されたテストデータの良・不良を順次出力するシフトレジスタがさらに備えられている。

モリマットの個数を選べるため、この選んだメモリマッ 【0062】上記局面において好ましくは、シフトレジトの個数によりビット数を変えることができる。よっ スタから出力されるテストデータの良・不良を示す信号 て、ビットサイズが可変なモジュールのように取り扱う 10 は、半導体チップに設けられたテスト用のパッドから出ことができる。また非選択のメモリマットについては、 力される。

【0063】シフトレジスタにより1つの出力用のバッドに複数のテストデータの良・不良を順次出力することができる。このため、半導体チップのテスト用バッド数を減らすことができる。

【0064】上記局面において好ましくは、テスト用バッドとバッドとは、異なる配線経路でローカル周辺回路 に電気的に接続されている。テスト用バッドとローカル 周辺回路との間の第1の配線は接続と非接続との切換え が可能であり、かつバッドとローカル周辺回路との間の第2の配線も接続と非接続との切換えが可能である。テストモード時には第1配線は接続状態で、かつ第2の配線は非接続状態である。通常動作時には、第1の配線は非接続状態で、かつ第2の配線は接続状態である。

【0065】第1および第2の配線の接続・非接続を選択できるため、テストモード時にはテスト用パッドとローカル周辺回路とを電気的に接続でき、かつ通常動作時にはパッドとローカル周辺回路とを電気的に接続することができる。

0 【0066】上記局面において好ましくは、テストモード時において、複数のメモリマットの各々から得られたテストデータの良・不良からメモリ素子の不良アドレスを判別し、記録する手段がさらに備えられている。との手段から不良アドレスの信号が順次出力される。

【0067】上記局面において好ましくは、不良アドレスを選別し記録する手段から出力される不良アドレスの信号は、半導体チップに設けられたテスト用のバッドから出力される。

できる。 【0.068】メモリ素子の不良アドレスを判別し記録す 【0059】上記局面において好ましくは、テストモー 40 る手段を有するため、不良アドレスをパケットで出力す ド時において、外部からのテスト信号により活性化され ることができる。

【0069】上記局面において好ましくは、所定の電位が与えられる接続配線を取囲むように半導体チップの主面上に電源配線が設けられている。この電源配線は、電流が流れないように構成されている。

【0070】電流の流れないように構成された電源配線によって接続配線が取り囲まれるため、この接続配線は電気的にシールドされ、他の外部接続用配線体からの電気的影響および他の外部接続用配線体への電気的影響を防止することができる

【0071】上記局面において好ましくは、複数のパン ブ電極は、互いに分離されて半導体パッケージの表面全 面に露出するように配置されている。

【0072】上記局面において好ましくは、複数のパン ブ電極には、パッドと電気的に接続されていないパンプ 電極が含まれている。

【0073】複数のバンブ電極が半導体バッケージの表 面全面に形成されているため、半導体バッケージの放熱 性を高めることができる。それによって熱抵抗を下げる **ととができる。**

【0074】上記局面において好ましくは、バンブ電極 は各々分離されて半導体バッケージの裏面にも配置され

【0075】裏面にも複数のバンプ電極が形成されると とにより、一層バッケージの放熱性を高めることがで き、熱抵抗を下げることができる。

【0076】上記局面において好ましくは、テストモー ド時においてメモリマットから所定数のメモリ素子を選 択し、所定数のメモリ素子のロジックの一致/不一致を 判別し、その判別結果を出力するコンパレータが、複数 20 の伝達距離が略同一となるように配置されている。テス のメモリマットのうちのいずれか1つにのみ接続されて いる。

【0077】パンプ電極から複数のメモリマットの各々 に入力される信号の伝達距離が略同一であるため、これ らのマットへのアクセス時間も略同一となる。したがっ て、コンパレータを1つのメモリマットにのみ設けてそ のメモリマットのアクセス時間を測定すれば、他のメモ リマットのアクセス時間の測定を省略することができ、 いわゆる1/〇の擬似縮退テストが可能となる。

【0078】本発明のさらに他の局面に従う半導体パッ ケージは、半導体集積回路を有する半導体チップを備え た半導体パッケージであって、半導体集積回路は、複数 のメモリマットと、複数のメモリマットを分割しかつメ モリマットを独立して制御するためのマスター周辺回路 とを有している。メモリマットは複数のメモリ素子を有 している。テストモード時において複数のメモリマット の各々から得られたテストデータの良・不良からメモリ 素子の不良アドレスを判別し記録する手段がさらに備え られている。この手段から不良アドレスの信号が順次出 力される。

【0079】本発明のさらに他の局面に従う半導体バッ ケージでは、メモリ素子の不良アドレスを判別し記録す る手段を有するため、不良アドレスをパケットで出力す ることができる。

【0080】本発明のさらに他の局面に従う半導体パッ ケージは、半導体集積回路を有する半導体チップの主面 上に外部等の接続のために形成されたバンブ電極と、半 導体集積回路との接続のために半導体チップに形成され たパッドと、写真製版法で半導体チップの主面上に形成 続配線とで構成された外部接続用配線体を複数備える半 導体パッケージにおいて、所定の電位が与えられる接続 配線を取り囲むように半導体チップの主面上に電源配線 が設けられている。この電源配線は、電流が流れないよ うに構成されている。

16

【0081】本発明のさらに他の局面に従う半導体パッ ケージでは、電流の流れないように構成された電源配線 によって接続配線が取り囲まれるため、この接続配線は 電気的にシールドされ、他の外部接続用配線体からの電 10 気的影響および他の外部接続配線体への電気的影響を防 止することができる。

【0082】本発明のさらに他の局面に従う半導体バッ ケージは、半導体集積回路を有する半導体チップの主面 にパッドを備えた半導体パッケージであって、半導体集 積回路は複数のメモリマットと、複数のメモリマットを 分割しかつメモリマットを独立して制御するためのマス ター周辺回路とを有している。メモリマットは複数のメ モリ素子を有している。複数のメモリマットの各々は、 パッドから複数のメモリマットの各々に入力される信号 トモード時においてメモリマットから所定数のメモリ素 子を選択し、所定数のメモリ素子のロジックの一致/不 一致を判別し、その判別結果を出力するコンパレータ が、複数のメモリマットのうちのいずれか1つにのみ接 続されている。

【0083】本発明のさらに他の局面に従う半導体バッ ケージでは、バンプ電極から複数のメモリマットの各々 に入力される信号の伝達距離が略同一であるため、これ **らのマットへのアクセス時間も略同一となる。したがっ** 30 て、コンパレータを1つのメモリマットにのみ設けてそ のメモリマットのアクセス時間を測定すれば、他のメモ リマットのアクセス時間の測定を省略することができ、 いわゆる」/〇の擬似縮退テストが可能となる。

【0084】本発明のさらに他の局面に従う半導体パッ ケージは、半導体集積回路を有する半導体チップの主面 上に外部の端子との接続のために形成されたバンブ電極 と、半導体集積回路との接続のために半導体チップに形 成されたパッドと、パッドとバンブ電極との間を電気的 に接続する接続配線とで構成された外部接続用配線体を 40 複数備える半導体パッケージにおいて、半導体集積回路 は、複数のメモリマットと、複数のメモリマットを分割 してかつ各メモリマットを独立して制御するためのマス タ周辺回路とを有している。このメモリマットは、複数 のメモリアレイと、複数のメモリアレイを分割しかつ各 メモリアレイを独立して制御するためのローカル周辺回 路とを有している。

【0085】本発明のさらに他の局面に従う半導体バッ ケージでは、CSP構造やBGA構造のように外部の端 子との接続のためにバンブ電極が設けられている。この され、バッドとバンブ電極との間を電気的に接続する接 50 バンブ電極は、半導体チップの表面全面に配置できる。

このため、階層化され高集積化されたメモリを半導体パ ッケージに搭載した場合でも、QFPなどのように半導 体パッケージの寸法が大きくなったり、リード間に大き な容量が生じるととが防止される。

[0086]

【発明の実施の形態】

[実施の形態1] 本発明の実施の形態] に係る半導体バ ッケージとして、下層に形成されたセンスアンプ回路を 考慮してバンプ電極の配置を行なったCSPのDRAM パッケージについて説明する。

【0087】一般的に、DRAM等のセンスアンブ回路 は、製造時の機械的ストレスや使用時の機械的ストレス などの外的要因により回路特性の変化を生じやすい脆弱 な回路である。一方、バンブ電極の形成時および、バン ブ電極のボード実装時にはバンブ電極には機械的なスト レスが加わるので、バンブ電極の真下にセンスアンブ同 路を配置することは回避しなければならない。

【0088】図1は、本発明の実施の形態1に係る半導 体バッケージの構成を概略的に示す平面図であり、CS PのDRAMパッケージのセンスアンプ回路とパンプ電 20 【0097】図2においては、電源電圧を供給する電源 極との位置関係を示す図である。

【0089】図1を参照して、半導体チップ1の主面に は、半導体チップ1の内部に造り込まれた種々の入出力 端子に接続されるパッド2が形成されている。このパッ ド2と、ボードとの接続のためのバンブ電極4と、パッ ド2とバンプ電極4との間を接続する接続配線3とから なる外部との接続のための構成(以後、外部接続用配線 体と呼称)が2列に平行に複数段形成されている。

【0090】 ここで、半導体チップ1はセンスアンプ回 センスアンブ領域SRとして示し、メモリセルが設けら れた領域をメモリセル領域MRとして示す。通常、セン スアンブ領域SRやメモリセル領域MRは絶縁層などに 覆われて見えないが、便宜上、実線でその位置を示して いる。

【0091】図1に示すように、センスアンプ領域SR の上部にはバンプ電極4は設けられていない。バンプ電 極4は主に、メモリセル領域MRに形成され、パッド2 もセンスアンプ領域SRの上部以外に形成されている。

上部以外であれば任意の位置に形成でき、写真製版によ り接続配線3が任意の経路をとるように配線できるので 図4に示すような構成を得ることができる。

【0093】センスアンプはトランジスタ対で構成さ れ、ビット線対間の微小電位差を検出して増幅する回路 であるので、とのように構成するととにより、トランジ スタ対に機械的なストレスが加わることでトランジスタ 対の動作特性がアンバランスになることが防止され、セ ンス動作が低下することを防止することができる。

【0094】また、半導体チップ1が微小電流で動作す 50 などに接続される外部接続用配線体のみを電源配線PL

る回路、たとえば定電流源であるカレントミラー回路な どのアナログ回路を有しているような場合においても同 様であり、アナログ回路が形成されている領域の上部に はバンブ電極4は形成されない構成とする。

18

【0095】[実施の形態2]本発明の実施の形態2に 係る半導体バッケージとして、バッド、接続配線および バンプ電極を半導体チップ上の任意の位置に形成すると とができるという特徴を有効に利用したCSPの一例に ついて説明する。

10 【0096】図2は、本発明の実施の形態2に係る半導 体パッケージの構成を概略的に示す平面図である。図2 を参照して、半導体チップ1の主面には、半導体チップ 1の内部に造り込まれた種々の入出力端子に接続される パッド2が形成されている。このパッド2と、ボードと の接続のためのパンプ電極4と、パッド2とパンプ電極 4との間を接続する接続配線3とからなる外部接続用配 線体が2列に平行に複数段形成されている。それぞれの 外部接続用配線体を取り囲むように電源配線PLがメッ シュ状に形成されている。

電位パッドVccに接続されるメッシュと、電源電位と なる接地電位パッドVssに接続されるメッシュとに分 割されている。なお、写真製版により任意の配線経路を 形成できるというCSPの特徴を有効に利用して電源配 線PLが形成されるので、メッシュ間隔やメッシュ形状 などを任意に設定できることは言うまでもない。

【0098】このように、外部接続用配線体を個々に電 源配線PLで囲むことで、半導体チップ1の内部に造り 込まれた種々の入出力端子が電気的にシールドされると 路を有しており、センスアンプ回路が設けられた領域を 30 とになる。このため、たとえば隣接するクロック端子間 においてはノイズ低減を図ることが可能となる。

> 【0099】また図2に示すように、バッド2の近傍に バンプ電極4を形成することで、接続配線3を短くでき るのでワイヤインダクタンスを小さくでき、データ出力 端子におけるリンギングの問題を改善することができ る.

【0100】さらに、電源配線PLをメッシュ状に形成 することで、半導体チップ1上の各所に電源電位パッド Vccおよび接地電位パッドVssを形成できる。これ 【0092】バンプ電極4は、センスアンブ領域SRの 40 により、半導体チップ1上の電源インピーダンスを小さ くすることが可能となる。従って、複数の半導体パッケ ージを1つのボード上に搭載するマルチチップモジュー ルなどのように電源の負荷が大きくなるような構成にお いて、電源の負荷を極力低減することができる。

> 【0101】なお、図2に示した構成においては半導体 チップ 1 上のすべての外部接続用配線体を電源配線 P L で取囲んだ例を示したが、必ずしもすべての外部接続用 配線体を電源配線Pして取囲む必要はない。たとえばク ロック端子、データ入出力端子、リファレンス電圧端子

が選択的に取囲むだけでもよい。

【0102】また、電源電位パッドVcc、接地電位パ ッドVssの双方にメッシュ状の電源配線PLが接続さ れた例を示したが、どちらか一方のみにメッシュ状の電 源配線PLが接続されてもよい。

19

【0103】 [実施の形態3]以上説明した本発明の実 施の形態 1 に係る半導体パッケージでは、バンプ電極の 形成時および、バンブ電極とボードとの接合時にバンブ 電極に機械的なストレスが加わることを考慮して、セン スアンプ回路の上部にはバンブ電極を配置しないCSP 10 のDRAMについて説明したが、本発明の実施の形態3 に係る半導体パッケージでは、機械的なストレスを低減 できるCSPの構造について説明する。

【0104】図3は、一般的なCSPのバンブ電極が形 成された領域の部分断面図を示している。図3を参照し て、半導体集積回路などが造り込まれた基板1の上には パッド2が設けられている。このパッド2を覆うように 全面にわたってパッシベーション膜6が形成されてい る.

ション膜6が存在せず、接続配線3が接触するように設 けられている。接続配線3はパッド2の主面上からパッ シベーション膜6の表面にかけて形成され、パッシベー ション膜6の表面上の所定の方向に延在している。パッ シベーション膜6の主面上には接続配線3を覆うよう に、全面にわたって層間絶縁膜としてのポリイミド樹脂 7が形成されている。このポリイミド樹脂7の主面上に は全面にわたってモールド樹脂(エポキシ樹脂)5が形 成されている。接続配線3には部分的にポリイミド樹脂 7およびモールド樹脂5が形成されていない領域があ り、その部分にバリアメタル層を介在してバンプ電極4 が形成されている。

【0106】とのような構造のCSPにおいては、バン プ電極4を形成するときや、バンブ電極4をボードに実 装する場合にバンプ電極4直下の半導体チップに機械的 なストレスが加わることになる。半導体チップにストレ スが印加された場合、半導体チップに造り込まれた半導 体素子において、たとえばトランジスタ特性の変化が生 じたり、リーク電流が誘発されることは一般的に知られ ている。

【0107】図4は、本発明の実施の形態3に係る半導 体パッケージとして、バンプ電極4の直下にストレス般 和のためのバッファコートを有するCSPの部分断面図 を示している。

【0108】図4を参照して、本実施の形態では、バン プ電極4の直下において接続配線3とパッシベーション 膜6との間にストレス緩和材としてバッファコート8が 選択的に形成されている。なお、これ以外の構成につい ては図3に示す一般的なCSPと同様であるため、同一 の部材については同一の符号を付し、その説明を省略す 50 ム配線なしで、直接、バッドに接続されていてもよい。

る.

【0109】バッファコート8は、たとえばポリイミド 樹脂などの材質よりなり、パッシベーション膜6の全面 にスピンコート法によってポリイミド樹脂を塗布した 後、写真製版によって選択的に形成される。したがっ て、バッファコート8は、接続配線3やパッド2と同様 に任意の位置に形成することが可能となる。

【0110】バッファコート8が存在することにより、 バンプ電極4を形成するときや、バンプ電極4をボード に実装する際に、バンブ電極4直下の半導体チップ1に 加わる機械的なストレスが緩和される。従って、この機 械的なストレスに起因して半導体素子の特性が劣化する ことが防止される。

【0111】以上説明したバッファコート8を有するC SPを、図1を用いて説明した実施の形態1に適用する ことで、センスアンプ回路を保護してセンスアンプ回路 に加わるストレスをさらに低減することができ、回路特 性の変化を防止することができる。

【0112】また、図2を用いて説明した実施の形態2 【0105】パッド2の主面上には部分的にパッシベー 20 に適用することで、下層の半導体素子に機械的なストレ スが加わる可能性が低減する。このため、バンプ電極の 配置の自由度が増し、より複雑な電源配線の形成も可能 となる。

> 【0113】 [実施の形態4] 図5は、本発明の実施の 形態4に係る半導体パッケージの構成を示す概略平面図 であり、階層構成よりなる大容量DRAMのチップイメ ージを示したものである。また図6は、図5図中左上の マット(斜線部分)を拡大した概略平面図である。

【0114】図5と図6とを参照して、半導体チップ1 30 は、たとえば4つのマット12と、この各マット12を 制御するマスター周辺回路11とを有している。 このマ スター周辺回路11は、各マット12の間に十文字のよ ろに配置されている。各マット12は、メモリアレイ1 4と、対応するメモリアレイ14を制御するためのロー カル周辺回路13とを有している。

【0115】特に図5を参照して、マスター周辺回路1 1の形成領域内には、入力バッファ回路(図示せず)が 形成されている。との入力バッファ回路に、パッドおよ びフレーム配線(図示せず)を介在して電気的に接続さ 40 れる入力用のバンブパッド4が形成されている。この入 カ用のバンブバッド4は、入力バッファ回路の近傍上に 形成されている。

【0116】バンブパッド4は、図7に示すように、入 カバッファ回路を通じて、マスター周辺回路内の入力信 号レベル変換回路11aに接続されている。またこの入 力信号レベル変換回路llaと各マット内のローカル周 辺回路13とは、各々半導体チップ1の主面上に形成さ れたフレーム配線3によって電気的に接続されている。 【0117】なお、入力用のバンプパッド4は、フレー

【0118】特に図6を参照して、ローカル周辺回路1 3の形成領域内には、出力バッファ回路(図示せず)が 設けられている。との出力パッファ回路に、パッド2お よびフレーム配線3を介在して出力用のバンブパッド4 が電気的に接続されている。この出力用のパンプパッド 4は、出力バッファ回路の近傍上に形成されている。 【0119】なお、入力用のパンブパッド4も、フレー ム配線3なしで、直接、バッド2に接続されていてもよ

号の伝達について説明する。まずマスター周辺回路11 内に配置された入力用のバンブパッド4に外部から入力 信号が与えられる。この入力信号はマスター周辺回路 1 1内において、入力バッファ回路を通じて入力信号レベ ル変換回路11aに入力される。これによって、入力信 号はチップ内部電源レベルに変換され、マスタ信号とし てCSPのフレーム配線3(通常パッケージのワイヤリ ングに相当) により各マット12に伝達される。この信 号は、各マット12の中央付近に配置されているローカ ル周辺回路13に入力される。との後、信号はローカル 20 周辺回路を経てメモリアレイ14に入力される。

【0121】各マット12のメモリアレイ14から出力 されるデータは、各マット12のローカル周辺回路13 に配置された出力バッファ回路へ短いデータバスにより 伝達される。出力データは、各ローカル周辺回路上であ ってメモリアレイ14近傍上に配置された出力用のバン ブバッド4より外部へ出力される。

【0122】本実施の形態では、バンプ電極4が、接続 されるべき入力バッファ回路もしくは出力バッファ回路 から入力バッファ回路もしくは出力バッファ回路までの 配線経路を短くするととができる。よって、バンブバッ ド4と入力バッファ回路もしくは出力バッファ回路との 間での信号伝達の遅延を防止することができる。したが って、半導体メモリなどが大容量化されても高速動作を 維持することができる。

【0123】また、配線経路を短くできるためアドレス セットアップやホールドマージンも改良される。以下、 そのととについて詳細に説明する。

【0124】図8は、アドレス信号のセットアップ時間 40 およびホールド時間を例示的に示す図であり、データ読 出動作時における外部制御信号に要求されるセットアッ ブ時間およびホールド時間を示している。 DRAMにお いては、行アドレス信号と列アドレス信号とは時分割的 に与えられる。ことでは行アドレス信号についてのみ説

【0125】図8を参照して、アドレス信号に対して は、ローアドレスストローブ信号/RASの立下がり前 に行アドレス信号を確定状態とするためのRAS前行ア

ドレスストローブ信号/RASの立下がり後その行アド レス信号を維持するRAS後行アドレス・ホールド時間 t、が規定される。CのRAS後行アドレス・ホールド 時間t。完了後、DRAMにおいては内部で行選択動作 が開始される。

22

【0126】ととで、本実施の形態では、バンブ電極と 入力/出力バッファ回路との配線経路を短くできるた め、信号の伝達は時間Tだけ早くなる。つまり、ロウア ドレスストローブ信号/RASの立下がりが時間 Tだけ 【0120】次に、この半導体パッケージ内における信 10 早くなる。このため、RAS前行アドレス・セットアッ ブ時間t,がt,へ移行する。つまり、セットアップ時 間が短縮化される。またRAS後行アドレス・ホールド 時間T。がT、へ移行する。つまり、ホールド時間のマ ージンが増える。

> 【0127】また本実施の形態においては、出力用のバ ンブパッド4がローカル周辺回路13上に配置できる。 このため、出力用のパンプパッド4に電気的に接続され る出力バッファ回路もメモリアレイ14近辺のローカル 周辺回路13内に配置できる。よって、図9に示すよう に、各マット12のメモリアレイ14より読出されたデ ータは、近辺に位置する出力バッファまで短いデータバ ス16で転送されることになる。従って、アクセスが高 速化され、各データ信号の位相ずれ、すなわちデータス キューが低減される。また、この構成では多ピット構成 でもデータバス16を短くできるので、多ピット化によ りアクセスなどが劣化することはない。

【0128】また、マスター周辺回路11の形成領域上 に設けられた入力用のバンブパッド4に対して複数のマ ット12の各々が対称に配置されている。また入力用の の近傍上に設けられている。このため、バンブパッド4 30 バンブパッド4から各マット12のローカル周辺回路1 3へ延びる配線(フレーム配線3を含む)の各々は、入 力用のバンプバッド4に対して対称形状を有している。 すなわち、入力用のバンブ電極4から複数のマット12 の各々へ入力される信号の伝達距離は略同一である。と のため、同一の入力用のバンブバッド4から各マット1 2へ入力される信号の位相ずれ、すなわちスキューを非 常に小さくすることができる。理想的には、すべてのマ ット12に対してマスター周辺回路11からの制御をす べて均一にすることができる。

【0129】またマスター周辺回路11とローカル周辺 回路13との接続の大部分は、フレーム配線3によって なされる。とのフレーム配線3は、半導体チップ1の主 面上に形成される。半導体チップ1の主面上には、素子 や回路などは形成されないため、フレーム配線3の線幅 を大きく確保することができる。また、フレーム配線の 材料に対する制約も少ないため、配線に適した材料を選 択することもできる。よって、半導体チップ内に形成さ れる配線と比較して、フレーム配線3のインピーダンス は非常に小さくできる。それゆえ、非常に小さい信号の ドレス・セットアップ時間t,が規定され、外部ローア 50 遅延時間でマスター周辺回路11から各マット12のロ ーカル周辺回路13へ信号が転送される。またフレーム 配線3により、マスター周辺回路11とローカル周辺回路13とが電気的に接続されているため、時定数を大幅 に低減することができる。

【0130】なお、図5では、フレーム配線3が交差する場合がある。との場合には、図10や図11、図12に示す構成にすることで各フレーム配線の絶縁が保たれる。この構成について以下に説明する。

【0131】図10は、2つのフレーム配線が異なる層上に形成された場合の構成を示す概略断面図である。図 1010を参照して、上層のフレーム配線3cは、下層のフレーム配線3b上にポリイミド樹脂7aを介在して形成されている。このように異なる層上にフレーム配線3b、3cを形成することにより、2つのフレーム配線3b、3cが平面的に交差する場合でも、この2層のフレーム配線3b、3cの絶縁が保たれる。

【0132】なお、フレーム配線3cは、ポリイミド樹脂7bにより覆われている。図11と図12とは、2つのフレーム配線が同一層上に形成されている場合の構成を示す概略斜視図と概略断面図である。図11と図12とを参照して、2つのフレーム配線3b、3cの交差部において、一方のフレーム配線3bがチップ内の配線層2aに電気的に接続されて他方のフレーム配線3cの下側をくぐる構成、すなわちクロスアンダーの構成を有している。このクロスアンダーの構成を有することにより、2つのフレーム配線3b、3cの絶縁が保たれる。

【0133】なお、図10と図11、12とに示す上述した以外の構成については、図3と図4とに示す構成と 30ほぼ同様であるため、同一の部材については同一の符号を付し、その説明を省略する。

【0134】 [実施の形態5]図13は、本発明の実施の形態5に係る半導体パッケージにおけるマットの構成を概略的に示す平面図である。図13を参照して、CSPによりパンブパッド4の配置に制限がないため、各マット12は、自由な位置に電源を供給するバンブパッド4c~4eを有することができる。

【0135】とのため、たとえば各マット12のローカルミニウム配線は、センル周辺回路13や出力バッファ回路への電源を供給する 40 線とに用いられている。電源パッド4c~4eを各々、出力バッファ回路やローカル周辺回路の近傍上に配置することができる。これにより、電源バッド4c~4eとそれに接続される出力バッファ回路やローカル周辺回路との配線経路が短くなる、スアンブ用電源線の線幅ため、電源ノイズの小さい安定した低インピーダンス電 グシスが上昇したり、仮を実現することができる。

【0136】 [実施の形態6] 図14は、本発明の実施の形態6に係る半導体パッケージにおいて、マットセレクト機能としてデコーダを用いた場合の制御ブロック図である。図14を参照して、本実施の形態においては、

マットセレクト機能としてたとえばデコーダ22がマスター周辺回路部分に設けられる。このデコーダ22へは、入力バッファ回路21を介在してマットセレクト信号MSが入力される。この入力された信号MSの組合せにより、各マットM1、M2、M3、M4が選択されて

24

【0137】このチップセレクト機能22により、たとえば各マットM1、M2、M3、M4のうちいずれか1 つを選択することができる。

【0138】またたとえば、各マットM1、M2、M3、M4の組合せを選択することができる。具体的には、チップ全体を1MDRAMとすると、マットセレクト機能22で、512MDRAMを2個にしたり、また256MDRAMを4個にしたりして自由にメモリ構成を可変にできる。つまり、メモリ構成を、あたかもビットサイズが可変なモジュールのように構成することができる。

脂7 b により覆われている。図11と図12とは、2つ 【0139】なお、マットセレクト機能22により非選のフレーム配線が同一層上に形成されている場合の構成 択とされるマットについては、そのマットのローカル周を示す概略斜視図と概略断面図である。図11と図12 20 辺回路への電源供給が断たれる。このため、非選択のマとを参照して、2つのフレーム配線3b、3cの交差部 ットに所定の電圧を印加してスタンバイ状態とする場合において、一方のフレーム配線3bがチップ内の配線層 に比較して、消費電力を低減することができる。

【0140】なお、マットセレクト機能22は、CSPのパンプパッドにより外部からマットセレクト信号MSを与えることで実現することができる。またパンプパッドを設けない場合には、CSPの半導体チップ上に形成されたフレーム配線にこのマットセレクト信号MSを与えることでマットセレクト機能を制御することができる

【0141】 [実施の形態7] ISSCC91 Dig. of Tech p apers pp.108~109 に示されているように、DRAMのセンスアンプ用電源線をメッシュ状にメモリアレイ上に配置することで電源インピーダンスを低減させて高速センス動作を実現させることができる。しかしこの場合、メッシュ状に配置されるセンスアンプ用電源線には、半導体チップ内に形成されたアルミニウム配線が用いられる。またこの場合、下層(1層目)のアルミニウム配線は、センスアンプ用電源線とコラム出力線とに用いられている。

【0142】上記構成では、集積度が上るにつれて、センスアンプ用電源線の本数が多くなるため、2層目のアルミニウム配線のピッチが厳しくなる。とのため、センスアンプ用電源線の線幅が小さくなることでそのインビーダンスが上昇したり、コラム選択線の線間容量が増加したりして、信号伝達の遅延が生ずる。

【0143】図15は、本発明の実施の形態7における 半導体パッケージにおけるフレーム配線の配置の様子を 例示的に示す平面図である。また図16は、図15のP 50 部におけるフレーム配線とセンスアンブ用のVccとV s s 電源線との配置の様子を示す平面図である。

【0144】図15と図16とを参照して、本実施の形 態においては、半導体チップ1内に形成された電源線

25

(Vcc配線およびVss配線)と半導体チップの1主 面上に形成されたフレーム配線3 f、3gとが、メッシ ュ状に配置されている。またフレーム配線3fとVss 配線とは接触部41において電気的に接続されており、 フレーム配線3gとVcc配線とは接触部42において 電気的に接続されている。またフレーム配線3 f と3 g とは、各々異なるパンプパッド4に電気的に接続されて 10 いる。とれにより、フレーム配線3fには、Vssの電 位が与えられ、フレーム配線3gにはVccの電位が与 えられるよう制御される。

【0145】なお、電源線(Vcc配線とVss配線) は、センスアンプ領域18内に形成されたセンスアンプ 18に電気的に接続されている。とのセンスアンプ領域 18はメモリアレイ14と隣接するように設けられてい

【0146】とのように、CSPのフレーム配線を利用 して、センスアンプ用電源線(Vcc配線とVss配 線)の強化が行なわれている。とのフレーム配線3f、 3gは、半導体チップ1の主面上に形成されるものであ り、半導体チップ1上には、素子などは形成されない。 とのため、フレーム配線3f、3gの配置の自由度は、 半導体チップ内に設けられたアルミニウム配線層などに 比較すると非常に高い。このため、集積度が上がって も、このフレーム配線層のインピーダンスの上昇は抑制 でき、かつコラム選択線の線間容量の増加も抑制でき

【0147】また、フレーム配線を設けないで、図17 に示すようにパンプパッド41、48を、各々センスア ンプ用電源線(Vss配線、Vcc配線)に直接、電気 的に接続してもよい。この場合、フレーム配線を省略す ることができるため、より電源インピーダンスを低減す ることができる。

【0148】 [実施の形態8] ウエハプロセスが完了し た時点では、CSPプロセスが実施されていないのでフ レーム配線のない状態でウェハテストが実施される必要 がある。このウェハテストでは、プロービンクのための べての入力、出力、電源用ボンディングパッドを配置す ることは、チップ面積のことを考慮すると、上記実施例 に挙げてきたメリットをすべて打消すことになる。

【0149】この対策として、本実施の形態では、ロジ ックなどで用いられるスキャンテストとBIST (ビル トインセルフテスト)の組合せ(スキャン~BISTテ スト) により、最小限のボンディングパッドでウェハテ ストを実施する構成を有している。この場合のウェハテ ストでは、厳しいタイミングのテストなどを実施せず、

ストが実施されればよい。

【0150】なお、スキャンテストについては、たとえ ばMiron Abramovici et. al., Digital System Testing and Testable Design (Computer Science Press 出 版、1990年発行)などに示されている。

【0151】また、BISTについては、たとえば Yer vant Zorian et.al., " An Effective BIST Scheme fo r Ring-Address Type FIFOs " Proceedings of 1994 In ternational Test Conference, Paper 17.2, pp 378-38 7や、Hiroki Koike et.al., "A BIST SCHEME MICROPRO CRAM ROM FOR LARGE CAPACITY MEMORIES" Proceedings of 1990 International Test Conference, Paper 36.1, pp 815-822 ₺, T.Takeshima et.al., "A 55ns 16Mb D RAM" 1989 ISSCC Dig. Tech. Pap. Vol.32FAM16.5 pp. 246-247 (1989)に示されている。

【0152】図18を参照して、本実施の形態における スキャン-BISTテストでは、Vdd、Vss、Vd dq、Vssq、TE、Qの最低6つボンディングパッ ド36があればウェハテストを実施することができる。 20 CCでVdd、Vssは周辺回路用電源であり、Vdd q、 Vssqは出力バッファ用電源であり、 TEはスキ ャン-BISTテストを実施するための信号であり、Q はテスト結果のフラグ出力である。

【0153】次に、本実施の形態におけるウェハテスト について詳細に説明する。図19は、本発明の実施の形 態8における半導体パッケージのウェハテストを説明す るためのブロック図である。図19を参照して、まず上 記ボンディングパッドの1つにTEの信号が入力され る。TEが活性化すると半導体チップの内部に設けられ 30 た発振器31が活性化して、DRAMの基本クロックR AS、CAS、R/W、OEなどが基本クロックジェネ レイター32によって発生される。またテストパターン もテストパターン発生回路33によって自動的に発生さ れる。またアドレスもカウンタ回路によって順次インク リメントされるよう、すなわち順次アドレス番号がずれ ていくように発生される。

【0154】とれらの信号は、マスター周辺回路11を 動作させ、次いでローカル周辺回路13を動作させ、メ モリアレイ14を活性化させ、リード/ライト動作を行 従来のボンディングパッドが必要となる。この場合、す 40 なう。メモリアレイ14からのデータについては、書込 まれたデータと読出されたデータとの一致検出が行なわ れ、パス/フェイルのフラッグが出力される。

> 【0155】なお、シフトレジスタ34は、テストパタ ーン信号および内部アドレス信号の双方を順次記憶し、 かつ出力するためのものである。またシフトレジスタ3 5は、各メモリアレイ14のテストデータのパス/フェ イルを順次記憶し、かつ出力するためのものである。

【0156】本実施の形態においては、半導体チップ内 において基本クロックジェネレイター32によって制御 ファンクション動作テストとDCテストだけの簡単なテ 50 信号を、またテストバターン発生回路33によってテス

トパターンおよび内部アドレス信号を、各々発生させる こととしたため、外部からこれらの信号を与えるための ボンディングパッドを省略することができる。

27

【0157】また、シフトレジスタ35により、1つの 出力用のパッドQに複数のテストデータのパス/フェイ ルを順次出力することができる。このため、テスト結果 のフラッグ出力用のボンディングバッド9は1つで足り るため、半導体チップのボンディングパッド数を減らす ことができる。

【0158】上記のスキャン-BISTテストでは、不 10 良のアドレスはわからない。しかし、内部アドレス信号 と各メモリアレイ14からのパス/フェイルとを入力す ることにより各メモリセルの不良アドレスを判別し、記 録する手段(たとえばシフトレジスタ)をさらに備える ことにより、パッドQに不良アドレスをパケットで出力 することができる。また外部にデコーダを設ければ、不 良アドレスも判別でき冗長試験が可能になる。

【0159】なお本発明の実施の形態4では、各マット のローカル周辺回路とマスター周辺回路とはフレーム配 がないので、仮のアルミニウムによる配線で接続してお く必要がある。この場合、時定数はウェハテストの緩い タイミングテストをクリアできればよい。また各マット 部の出力データをボンディングパッド9に接続する配線 も必要になる。さらに各マット周辺回路とマスター周辺 回路との電源も接続する配線が必要である。

【0160】とれらの配線はCSPプロセス後には不要 になるため、TE信号などで接続を電気的に切離せるよ うにすればよい。またこれらの仮のアルミニウム配線に よるチップ面積の増大はほとんどない。

【0161】[実施の形態9]実施の形態8では、最小 信号入力の構成例について説明したが、他の構成例とし て、たとえばCLKピンを設けて、基本クロックを外部 から与える方式や、アドレスパッドを追加してアドレス まで与える方式や、不良アドレスを出力するバッドを設 ける方式などいろんな変形が可能である。

【0162】 [実施の形態10] 外部ピンにVref (リファレンス電位) ピンなどがあってVrefにノイ ズが乗ることを避けなければならない場合、Vrefの フレーム配線を電源のフレーム配線でシールドすること 40 が実施の形態2に示されている。しかし、Vrefのフ レーム配線をシールドする電源線に電流が流れた場合、 Vrefのフレーム配線に電流ノイズが生ずることを考 慮する必要もある。

【0163】 このVrefに大きなノイズが乗ることを 回避する方法としては、電流の流れない(フレーム配線 に先に電流の消費する回路などが接続されていないも の) 電源線でVrefのフレーム配線をシールドする方 法がある。このように電流の流れない電源線でVref のフレーム配線をシールドする構成は、実施の形態2

(図2)で述べたように簡単に構成することができる。 【0164】 [実施の形態11] 図20は、本発明の実 施の形態11に係る半導体パッケージの概略平面図であ る。図20を参照して、CSPでは、フレーム配線が接 続されているか否かにかかわらず、バッケージの表面全 面に複数のバンプパッド端子を各々分離して配置すると とができる。このように導電性のバンブバッド端子を全 面に配置することによって、パッケージの放熱性を高め ることができ、それによって熱抵抗を下げることができ

【0165】また電気的に使用しないバンブバッドの表 面を絶縁コートして、ボードとの間に絶縁性を保つこと も可能である。

【0166】なお、このパンプパッド端子は、パッケー ジの表面のみならず裏面に配置されてもよい。とのよう にパッケージの表面および裏面の双方にパンプパッドを 設けることにより、さらにパッケージの放熱性を髙める ととができる。

【0167】[実施の形態12]通常、メモリは大容量 線で接続されるが、ウェハテスト段階ではフレーム配線 20 化するに伴いテスト時間が増大するため、たとえばライ ンテストや多ピット並列テストなどのテストモードが導 入されている。との場合、すべてのテストがテストモー ドで代用できるわけではない。

> 【0168】たとえば図21に示すようにテストモード が導入される場合には、これを実現するためのテスト回 路53を設ける必要がある。このため、テスト時のアク セス経路はテスト回路53を通る矢印Aで示す経路とな る。とれに対して、通常のアクセス時には、デコーダ5 1とI/O回路52とを通る、矢印Bで示す経路とな 30 る。

【0169】このように通常アクセス時とテスト時との アクセス経路が異なるため、アクセスタイムの測定など には、テストモードが使えなかった。

【0170】一方、大容量化に伴い多ピット化が進めら れるが、この場合、11/O当りのビット数は大きくな らない。このため、テスト時間の増大は抑えられるが、 テストする場合のコンパレータの数が多数必要になり、 テスタによる同時測定の個数に制限がかかりテスト効率 は劣化する。この対策として各I/Oに出力されるデー タを縮退して、1つのI/Oに出すことによってテスト 効率を向上させる方式が採られていた。

【0171】しかしながら、この構成でも通常出力の場 合と縮退 [/Oの場合とのアクセス経路が異なる。

【0172】一方、本実施の形態4において説明したチ ップ構成では、図5に示すように各マット12が、入力 バンプ電極4に対して対称に配置されている。また図5 に示す半導体集積回路がたとえば1GDRAMであって 16Mbit×64構成の場合、各マット12の各々は 16Mbit×16構成となり、同一構成を有する。 C 50 のように各マット12の各々が対称に配置され、かつ同 一構成を有しているため、各マット12へのアクセスタ イムは略同一となる。よってアクセスタイムを測定する 場合には、1つのマット12だけアクセスタイムを測定 すれば、他のマットのアクセスタイムを測定する必要は ない。よって、複数のマット12のうちいずれか1つの マット12にのみ、図22に示すようにコンパレータ5 4が接続されればよく、コンパレータの数は1/4で済

29

【0173】このようにアクセス経路を同一にして、I /Oの擬似縮体テストが可能になれば、DRAMの大容 10 れており、GND電位とされる。 量が進んだとしても、アクセスタイムなどの測定テスト が容易に実現できる。

【0174】 [実施の形態13] 一般的に、メモリを搭 載した半導体バッケージのピン数はロジックを搭載した ものに比較して少なかった。とのため、メモリは、これ までDIP (Dual-In Line) に代表されるように半導体 パッケージの2側面からピンの突出したタイプの半導体 パッケージに搭載されていた。

【0175】しかし、今後、メモリの高集積化により、 メモリのビン数は増加する。このため、このように高集 20 プリント配線基板105を用いているため、このブリン 積化されたメモリについては、QFP (Quad Flat Pack age) のような半導体パッケージの4側面からピンの突 出したタイプの半導体バッケージに搭載することが考え られる。

【0176】ところが、このQFP等を用いても、メモ リが実施の形態4で説明したように階層化により高集積 化がさらに進められた場合には、以下の問題点が生じ る。

【0177】まず階層化により、メモリに必要なピン数 然的に半導体パッケージの寸法が大きくなってしまう。 【0178】また、半導体パッケージの寸法の増大を抑 制すべく、リード間のピッチを小さくすると、リード間 に大きな容量が生じてしまう。

【0179】そこで、本実施の形態では、これらの問題 を解決できるCSP構造以外の半導体パッケージを示

【0180】図23は、BGA構造の半導体パッケージ の構成を概略的に示す断面図である。図23を参照し て、半導体チップ101は、ダイ・ボンディング・エポ 40 キシ107によってプリント配線基板105に固着され ている。この半導体チップ101のパッド(図示せず) はブリント配線基板105の表面に設けられた基板配線 103bに、ボンディングワイヤ103aを通じて電気 的に接続されている。基板配線103bは、ブリント配 線基板105に設けられたスルーホール106を通じて 裏面に位置するハンダ・バンプ104に電気的に接続さ れている。プリント配線基板105の裏面であって、ハ ンダ・バンプ104が形成されている領域以外にはソル

01とボンディングワイヤ103aと接続配線103b とがモールド材109によって封止されている。

【0181】なお、ブリント配線基板105は、図24 に示す複数の導電層105a~105dが、図25に示 すように絶縁層 I 0 5 e ~ 1 0 5 i を間に挟んで積層さ れた多層構造を有している。またスルーホール106内 には、埋込導電層111が埋込まれている。

【0182】なお、導電層105aと105dとは、ス ルーホール106が設けられる領域以外の全面に形成さ

【0183】BGA構造の半導体パッケージは、パンプ 電極(ハンダ・バンブ)104によりボードに電気的に 接続される点においてCSP構造の半導体パッケージと 共通する。

【0184】CSP構造の半導体パッケージは、半導体 チップと同程度の寸法を有している。との半導体チップ のサイズは、各社で異なる。このため、各社のCSP構 造の半導体バッケージの寸法を標準化することは難し い。これに対して、BGA構造の半導体パッケージは、 ト配線基板105により各社の半導体バッケージの寸法 を標準化することが容易となる。

【0185】またCSP構造の半導体パッケージでは、 半導体基板の素子などが形成される面上にバンブ電極が 形成されるため、素子に応力がかかりやすい。これに対 して、BGA構造の半導体パッケージでは、素子が形成 される面の裏面側にバンブ電極(ハンダ・バンプ)10 4が設けられるため、素子に応力がかかりにくい。

【0186】また、プリント配線基板には、GND電位 がさらに増加するため、多数のリードが必要となり、必 30 を有する導電層 105 aと 105 dとが全面に形成され るため、これらの導電層105aと105dとに挟まれ る導電層105b、105cは、他の導電部分に対して 電気的にシールドされることになる。よって、導電層 1 05 b、105 cのノイズ低減を図ることが可能とな

> 【0187】次に、とのようなBGA構造の半導体バッ ケージに搭載される半導体チップの構成について説明す

【0188】図26は、本発明の実施の形態13におけ る半導体バッケージに搭載される半導体チップの平面レ イアウトを示す概略平面図である。図26を参照して、 半導体チップ101は、たとえば4つのマット112 と、この各マット112を制御するマスター周辺回路1 11とを有している。このマスター周辺回路111は、 各マット112の間に十文字のように配置されている。 【0189】なお、図26中においては、説明の便宜 上、マスター周辺回路111は、十文字の中央部に位置 するよう示している。

【0190】各マット112は、メモリアレイ114 ダーレジスト108が形成されている。半導体チップ1 50 と、対応するメモリアレイ114を制御するためのロー 31

カル周辺回路113とを有している。

【0191】との4つのマット112とマスター周辺回 路111との形成領域の外周領域であって半導体チップ 101の主表面に複数個のバッド102a、102bが 設けられている。パッド102aは、チップ全体を制御 する信号を入力するためのパッドであり、マスター周辺 回路111に直接接続されている。 このバッド102a は、半導体チップ101の外周領域であって、マスター 周辺回路111からの距離が最短となる位置に配置され ている。このため、バッド102aからマスター周辺回 10 は防止される。 路へ入力される信号の劣化は防止される。

【0192】またパッド102bは、各マットを制御す る信号を入出力するためのパッドであり、ローカル周辺 回路113に直接接続されている。このパッド102b は、すべてのパッド102bからローカル周辺回路11 3とを結線する各配線が略同一の配線長となるように配 置されている。このため、各パッド102bとローカル 周辺回路との間を伝達される各信号の位相ずれ、いわゆ るスキューを非常に小さくすることができる。

【0193】なお、各パッド102a、102bが、半 20 うに構成することができる。 導体チップ101の外周領域に配置されているのは、図 23に示すようにBGA構造の半導体バッケージではボ ンディングワイヤ103aによりパッドと基板配線10 3 b とが接続されることに起因している。

【0194】複数のマット112の各々は複数のマスタ 一周辺回路111の位置に対して対称となるように配置 されている。また複数のマット112の各々と複数のパ ッド102a、102bの各々は、半導体チップ101 の中心部に対して対称となるように配置されている。と れる信号の伝達距離を同一とすることが容易となる。

【0195】またマット112内において、複数のメモ リアレイ114の各々はローカル周辺回路113の位置 に対して対称となるように配置されている。また、マッ ト112内の複数のメモリアレイ114の各々はマット 112の中心点に対して対称となるように配置されてい る。このため、ローカル周辺回路113から各メモリア レイ114に入力される信号の伝達距離を同一とするこ とが容易となる。

【0196】本実施の形態の半導体パッケージでは、B 40 ばよい。 GA構造を採用しているため、外部の端子との接続のた めにハンダ・バンブ104が設けられている。このハン ダ・バンブ104は、半導体チップ101の表面全面に 配置できる。このため、図26に示すように階層化され 高集積化されたDRAMのメモリを半導体パッケージに 搭載した場合でも、QFPなどのように半導体パッケー ジの寸法が大きくなったり、リード間に大きな容量が生 じたりすることが防止される。

【0197】またパッド102bとローカル周辺回路1

ド102bとローカル周辺回路113の出力バッファ1 22とを接続する配線は、図27に示すように半導体チ ップ101内において半導体基板121の表面から最も 上層に配置されている。とのため、配線125は、メモ リアレイ114内の各メモリ素子に接続される配線12 3、124よりも上層に形成されることになる。このた め、これらの配線125は、パッド102a、102b から接続されるべき位置へ直線で最短距離で配置すると とができる。よって、配線層125内でのデータの劣化

32

【0198】また実施の形態6で説明したように、マッ トセレクト機能としてデコーダを用いることにより、各 マット112の中から特定のマット112を選択すると とができ、また所定数のマット112の組合せを選択す ることができる。具体的には、チップ全体をIMDRA Mとすると、マットセレクト機能で、512MDRAM を2個にしたり、また256MDRAMを5個にしたり して自由にメモリ構成を可変にできる。つまり、メモリ 構成を、あたかもピットサイズが可変なモジュールのよ

【0199】なお、マットセレクト機能により非選択と されるマット112については、そのマット112のロ ーカル周辺回路113への電源供給が断たれる。 このた め、非選択のマット112に所定の電圧を印加してスタ ンバイ状態とする場合に比較して、消費電力を低減する ととができる。

【0200】また本実施の形態に係る半導体パッケージ では、図28に示すように半導体チップ101のバッド 102a、102bに電気的に接続されているか否かに のため、マスター周辺回路から各マット112に入力さ 30 かかわらず、パッケージの表面全面に複数のハンダ・バ ンブ104を各々分離して配置することができる。この ように導電性のハンダ・バンブ104が全面に配置され ることによって、パッケージの放熱性を高めることがで き、それによって熱抵抗を下げることができる。

> 【0201】なお、図28は、図23の矢印A方向から 見た半導体パッケージの平面図である。

> 【0202】なおパッドに電気的に接続されないハンダ ・バンプ104は、図29に示すようにプリント配線基 板105の表面上に導電層112を介在して形成されれ

> 【0203】また電気的に使用しないハンダ・バンブ1 04の表面を絶縁コートして、ボードとの間に絶縁性を 保つことも可能である。

【0204】また本実施の形態の半導体チップ構成で は、図26に示すようにマット112が、マスター周辺 回路111に対して対称に配置されており、かつ各マッ ト114が同一の構成を有している。 このため、実施の 形態12で説明したように、1つのマット112にのみ 図22に示すようにコンパレータ54を接続することに 13の出力バッファとを接続する配線125 およびバッ 50 よって、各マット112へのアクセスタイムを測定する

とができる。

【0205】今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

[0206]

【発明の効果】本発明の一の局面に従う半導体バッケージでは、バンブ電極は、脆弱回路が設けられた領域の上 10 部以外に形成されているため、機械的にストレスがバンブ電極を介して脆弱回路に加わることが防止される。

【0207】本発明の他の局面に従う半導体パッケージでは、複数の外部接続用配線体の少なくとも一部を個々に取囲むように電源配線が設けられているため、電源配線によって取囲まれた外部接続用配線体は電気的にシールドされ、他の外部接続用配線体からの電気的影響、および他の外部接続用配線体への電気的影響を防止することができる。

【0208】本発明のさらに他の局面に従う半導体バッ 20 ケージでは、バンブ電極が、入力/出力バッファ回路の近傍上に設けられているため、バンブ電極から入力/出力バッファ回路までの配線経路を短くできる。よって、バンブ電極と入力/出力バッファ回路との間の信号伝達の遅延を防止できる。したがって、半導体メモリなどが大容量化されても高速動作を維持することができる。また、配線経路を短くできるため、アドレスセットアップやホールドマージンを改良することができる。

【0209】本発明のさらに他の局面に従う半導体バッケージでは、メモリ素子の不良アドレスを判別し記録す 30る手段を有するため、不良アドレスをバケットで出力することができる。

【0210】本発明のさらに他の局面に従う半導体バッケージでは、電流の流れないように構成された電源配線によって接続配線が取囲まれるため、この接続配線は電気的にシールドされ、他の外部接続用配線体からの電気的影響を防止することができる。

【0211】本発明のさらに他の局面に従う半導体バッケージでは、パンプ電極から複数のメモリマットの各々に入力される信号の伝達距離が略同一であるため、とれらのマットへのアクセス時間も略同一となる。したがって、コンパレータを1つのメモリマットにのみ設けてそのメモリマットのアクセス時間を測定すれば、他のメモリマットのアクセス時間の測定を省略することができ、いわゆる1/0の擬似縮退テストが可能となる。

【0212】本発明のさらに他の局面に従う半導体パッ ロック図である。 ケージでは、CSP構造やBGA構造のような外部の端 【図20】 本発明の子との接続のためにバンブ電極が設けられている。この ッケージにおいて、特パンブ電極は、半導体チッブの表面全面に配置できる。 50 す概略平面図である。

このため、階層化され高集積化されたメモリを半導体バッケージに搭載した場合でも、QFPなどのように半導体バッケージの寸法が大きくなったり、リード間に大きな容量が生じることが防止される。

34

【図面の簡単な説明】

【図1】 本発明の実施の形態1における半導体バッケージの構成を概略的に示す平面図である。

【図2】 本発明の実施の形態2 における半導体バッケージの構成を概略的に示す平面図である。

【図3】 一般的なCSPの構成を示す部分断面図である。

【図4】 本発明の実施の形態3 における半導体パッケージの構成を概略的に示す部分断面図である。

【図5】 本発明の実施の形態4における半導体バッケージの構成を概略的に示す平面図である。

【図6】 図5のマットを拡大して示す概略平面図である。

【図7】 バンブバッドからローカル周辺回路までの接続状態を示すブロック図である。

【図8】 アドレスセットアップがホールドマージンを 例示的に示す図である。

【図9】 図5のマット部を拡大して示す概略平面図である。

【図10】 フレーム配線層が互いに異なる層上に形成されている場合の部分断面図である。

【図11】 いわゆるクロスアンダーで構成されるフレーム配線層の構成を示す概略斜視図である。

【図12】 いわゆるクロスアンダーで構成されるフレ ーム配線層の構成を示す部分断面図である。

【図13】 本発明の実施の形態5における半導体バッケージのマットを拡大して示す概略平面図である。

【図14】 マットセレクト機能を説明するためのブロック図である。

【図15】 本発明の実施の形態7における半導体バッケージのフレーム配線の構成を概略的に示す平面図である。

【図16】 図15のP部を拡大して示す部分平面図である。

【0211】本発明のさらに他の局面に従う半導体バッ 【図17】 パンブパッドが直接センスアンブ用電源線ケージでは、パンプ電極から複数のメモリマットの各々 40 に電気的に接続されている様子を示す部分平面図であに入力される信号の伝達距離が略同一であるため、これ る。

【図18】 本発明の実施の形態8における半導体バッケージにおいて、特にボンディングバッドの配置状態を示す概略平面図である。

【図19】 本発明の実施の形態8における半導体バッケージのスキャン/BISTテストを説明するためのブロック図である。

【図20】 本発明の実施の形態11における半導体バッケージにおいて、特にバンブバッドの配置の様子を示す概略平面図である。

【図21】 テストモードが導入された場合に通常アクセスとテスト時のアクセス経路が異なることを説明するためのブロック図である。

35

【図22】 マットにコンパレータが接続された様子を 示すブロック図である。

【図23】 本発明の実施の形態13におけるBGA構造の半導体バッケージの構成を概略的に示す断面図である。

【図24】 ブリント配線基板105を構成する各導電層の構成を示す概略斜視図である。

【図25】 ブリント配線基板の構成を示す概略断面図である。

【図26】 本発明の実施の形態13における半導体バッケージに搭載される半導体チップの平面レイアウト構成を示す平面図である。

【図27】 バッドとローカル周辺回路とを接続する配線がチップ内において最上層に形成されることを説明するための模式図である。

【図28】 本発明の実施の形態13における半導体パッケージにおいて、特にハンダ・パンプの配置状態を示*20

* す概略平面図である。


【図29】 バッドに電気的に接続されないハンダ・バンブの構成を示す概略断面図である。


【図30】 一般的なCSPの構成を示す斜視図である。


【図31】 一般的なCSPの構成を示す平面図である。


【符号の説明】

1 半導体チップ、2 ボンディングパッド、2 a 導電の 3 フレーム配線、4 パンプ電極、6 パッシベーション膜、7 ポリイミド膜、8 バッファコート、11 マスター周辺回路、12 マット、13 ローカル周辺回路、14 メモリアレイ、16 データバス、22 デコーダ、31 発振器、32基本クロックジェネレータ、33 テストパターン発生回路、34、35 シフトレジスタ、36 ボンディングパッド、54 コンパレータ、SR センスアンプ領域、MR メモリセル領域、Vcc 電源電位パッド、Vss 接地電位パッド、DL 電源配線。










【図29】



【図31】

